芯片制作工序 & 半导体常见自动化软件模块梳理

这篇图文能更好帮助理解。

芯片制作工序 #

参考自泛林集团科普文章:上篇中篇下篇。英文对照请见文末。你也可以按此访问东京威力科创制作的工序介绍。

制作工序可分为前、后两道。前道包括 1.晶圆加工 → 7.测试,后道包括 8.封装 及后期测试、其他组装、成品入库等。

常用英文名词:

半导体行业有几种常见商业模式:

半导体行业常用工业软件 #

对于半导体厂内自动化系统常用工业软件,一般可分为四个层级:

计划管理/决策层 #

计算机集成制造层 #

CIM计算机集成制造(Computer Integrated Manufacturing)

一般控制层 #

现场设备层:机台 #


CIM 主体包括 MESEAP。MES 负责车间生产管理和调度执行,实时监控生产过程并响应状态变化。EAP 对接 MES 和机台设备,负责信息传输、数据搜集、流程控制和异常捕捉。因而 APC、FDC、 PMS 等系统通常都围绕 EAP 运作。

EAP 与 MES 等其他系统间通讯采用 Tibco RV 协议、与机台设备间通讯采用 SECS/GEM 等等协议。

CIM CIM <--> 一般控制层 : SECS/GEM -->

市场主要厂商 #

前道 CIM:

MES:

YMS 多独立厂家,如 Synopsys(Synopsys Odyssey)。

后道封装:

MES:「车间的头子」 #

MES 上接计划层(如 ERP),下接一般控制层(如 EAP 或 SCADA监控与资料收集系统),主要面向在现场一线操作的车间管理人员。实际上是多个模块集中呈现的平台,针对整个工厂,对稳定性要求较高。实际解决方案包括:

EAP:搜集信息、传达指令 #

EAP 上接 MES,下接机台设备。MES 所管理的各项数据都来自 EAP。EAP 先搜集所有生产数据和机台状态数据,再经由特定通讯协议传送到 MES 数据库,MES 再借由数据分析监控设备和生产流程。其同时也是整个 CIM 中其他模块的数据源。

例如生产状态的变化:由 EAP 告知 MES 一批货物状态的变化,MES 改变这批货物的状态。

    stateDiagram
        s1: 计划(planned)
        s2: 激活(activated)
        s3: 等待处理(waiting)
        s4: 结束(completed)
        s5: 派工(dispatch)
        s6: 正在加工(processing)
        s7: 加工完成(finish)
        [*]-->s1
        s1-->s2:分配输送盒
        s2-->s3
        s3-->s2:解除等待
        s2-->s5
        s5-->s2:解除派工
        s5-->s6:移入加工
        s6-->s5:取消移入
        s6-->s7
        s7-->s3
        s3-->s7
        s7-->s4
        s2-->s4
        s3-->s5
    

对比单纯进行数据采集和一定图形界面化呈现的 SCADA,EAP 能配合其他模块达到生产自动化的要求、作为管理平台、融合 BI商业智能(business intelligence)分析。

APC:管控过程、提升良率 #

半导体量产中,由于投资规模庞大,良率哪怕能做到 1% 的提升,都能带来非常可观的收益增加。APC 就是一种提升良率或产能的综合解决方案。一般包括 R2R、FDC、OEE。在制程执行时,期间存在各种影响因素导致量产出的晶圆存在差异,需要通过实时监控影响因素变化的参数来提升良率或产能,而这依赖于 APC 对数据的搜集,包括 DCU数据收集单元(Data Collection Unit)主动收集的资料以及对其他系统(如 MES、PMS 等)资料的运用。

有关 APC 的更多信息,可按此访问鼎捷软件曹永诚所撰导论(2005 年 6 月,Blogspot 链接)。

关于 AMHS #

12 吋厂线的 RTD 多与 AMHS 搭配使用以达到更高程度的自动化,通常还与 MCS物料控制系统(Material Control System) 一起运作。RTD 针对制程情况给出派货建议,未配备 AMHS 的工厂一般通过人工运输,配备 AMHS 则可以相互通讯以自动运输。AMHS 中各种器械有序灵活的运作,能让人直观感受到工业制造具备的魅力。一般包括:

芯片制作工序:英文不完全对照 #

    flowchart TD
        subgraph a[1.Wafer Processing]
        a1[Cast]-->a2[Slice]-->a3[Polish the surface]
        end
        subgraph b[2.Exposed to oxygen]
        b1[Clean]-->b2[Exposed to oxygen
at high temperatures
to create a layer of silicon oxide]-->b3[Layer Thickness Test] end subgraph c[3.Lithography] c1[Apply a UV-sensitive photoresist on the surface]-->c2[Irradiate the UV light to transfer the pattern onto the photoresist]-->c3[Remove unexposed area] end subgraph d[4.Etching and Removing] d1[To etch films of unmasked area and remove the photoresist] end subgraph e[5.Film Depositing] e1[using CVD or PVD] end subgraph f[6.Interconnect Formation] f1[To form wiring layers] end subgraph g[7.Wafer Testing] g1[EDS] end subgraph h[8.Assembly and Testing] h1[Cut into die]-->h2[Attached to the package substrate]-->h3[Connected to inner leads]-->h4[Sealed in an epoxy resin envelope]-->h5[Test] end mm("(IC Design)")-->a-->b-->c-->d-->e-->f-->g-->h

Webmention this post, or contact me directly.

You can use Hypothes.is to select texts and highlight.

You've copied this page url!

Search it in your Mastodon server, and reply that toot by @fanrongbin.com@fanrongbin.com.